東京高等裁判所 平成２年（行ケ）２５８号 判決 1994年4月27日
イタリア国
２００４１ ミラノ アグラーテ ブリアンッア ビア シー オリベッチ２
原告
エス・ジー・エスートムソンマイクロエレクトロニクス ソシエタ ア レスポンサビリタリミタータ
（審決表示の旧名称
エス・ジー・エスーアテス・コンポネンチ・エレットロニシ・ソシエタ・ペル・アチオニ）
代表者
ルイギ ロンチ
同
エマニエル ヴァーゴ
訴訟代理人弁理士
杉村暁秀
同
杉村興作
同
冨田典
同
梅本政夫
同
仁平孝
同
山中義博
同
本多一郎
東京都千代田区霞が関三丁目４番３号
被告
特許庁長官
麻生渡
指定代理人
左村義弘
同
奥村寿一
同
涌井幸一
主文
原告の請求を棄却する。
訴訟費用は原告の負担とする。
この判決に対する上告のための附加期間を９０日と定める。
事実及び理由
第１ 当事者の求めた判決
１ 原告
特許庁が、平成１年審判第１２７３８号事件について、平成２年５月７日にした審決を取り消す。
訴訟費用は被告の負担とする。
２ 被告
主文第１、第２項と同旨
第２ 当事者間に争いのない事実
１ 特許庁における手続の経緯
原告は、１９８０年１１月１９日にイタリア国においてした特許出願に基づく優先権を主張して、昭和５６年１１月１８日、名称を「ＭＯＳ集積回路」とする発明について特許出願をした（昭和５６年特許願第１８３９３３号）が、平成元年４月２５日に拒絶査定を受けたので、平成元年８月９日、これに対する不服の審判の請求をした。
特許庁は、同請求を平成１年審判第１２７３８号事件として審理したうえ、平成２年５月７日、「本件審判の請求は、成り立たない。」との審決をし、その謄本は、同年７月２５日、原告に送達された。
２ 本願発明の要旨
別添審決書写し記載のとおりである。
３ 審決の理由
審決は、別添審決書写し記載のとおり、実願昭５０－９１７９５号（実開昭５２－６４７０号）の願書に添付した明細書及び図面の内容を撮影したマイクロフィルム（昭和５２年１月１８日特許庁発行、以下「引用例」といい、そこに記載された考案を「引用例考案」という。）を引用し、本願発明は、引用例考案及び周知技術（例えば、特開昭５０－６６１８１号公報、特開昭５２－９９７９１号公報）に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により、特許を受けることができないものと判断した。
第３ 原告主張の審決取消事由の要点
１ 審決の理由中、本願発明の要旨、引用例の記載内容、引用例考案と本願発明との一致点及び相違点の認定、第１相違点についての判断は認める。第２相違点についての判断もあえて争わない。
２ しかし、審決は、本願発明が入力抵抗を除去したものであるのに対し、引用例考案は入力抵抗を備えたものであるとの相違点を看過し、その結果誤った結論に至ったものであるから、違法として取消を免れない。
(1) すなわち、本願発明の目的は、本願明細書（甲第２号証の１）に、「本発明の目的はＩＧＦＥＴを含む高集積密度の低圧用ＭＯＳ集積回路において入力過電圧を最も進歩した集積技術で必要とされる５００Å以下の厚さのゲート絶縁酸化層のブレークダウンを生じない電圧値に、保護すべき集積回路の動作を劣化することなく減衰し得る保護装置を提供せんとするにある。」（同７頁１９行～８頁４行）と記載されているように、<１>入力過電圧を、本願発明当時の最新技術である５００Å以下の厚さのゲート絶縁酸化層のブレークダウンを生じない電圧値として、集積回路を保護すること、<２>保護すべき集積回路の動作を劣化することなく、異常高電圧を減衰し得ることの２点にある。
これに対して、本願明細書に記載されている第１の従来技術（以下「第１従来技術」という。）は、願書添付図面（甲第２号証の２）第１Ａ図に示す回路図で表わされるが、本願明細書に、「実際にはこの形式の保護装置はゲート酸化層のブレークダウンを十分に保護し得ない。その理由はダイオードのダイナミツクインピーダンスが順方向動作中よりも逆方向動作中において著しく高いためである。これは、逆方向ブレークダウン動作状態において極めて大きな電流（２０～３０Ａ）が流れるとダイオード両端間の電圧がブレークダウン電圧に固定されたまゝとならず、電流の増大につれて増大し、ゲート酸化層のブレークダウン限界値を越えること（原文の「越えるとこと」は、誤記と認める。）が容易に起り得るためである。」（甲第２号証の１、５頁５～１５行）と記載されているような欠点がある。
この第１従来技術を改良したものが、願書添付図面第１Ｂ図に示す回路図で表わされる第２の従来技術（以下「第２従来技術」という。）である。これについては、本願明細書に、「上述の保護装置を改良したものとして、回路と並列の保護ダイオードの前に抵抗を入力端子と保護すべきゲートとの間に直列に付加したものがある（第１Ｂ図）。この抵抗（Ｒs）の目的は保護ダイオードを流れる最大電流を精密に制御することにある。この保護装置のエネルギー消費はダイオードのみの場合と比較して僅かに大きくなるが、入力電圧の減衰が良好となり、その結果としてゲート絶縁層のブレークダウンの一層良好な保護が得られる。」（同５頁１８行～６頁７行）と記載されている。
しかし、第２従来技術は、この抵抗Ｒs（入力抵抗）を設けたことによって、その目的の一部を達成するが、逆に新たな欠点を生ずる。すなわち、本願明細書に記載されているように、「ダイオードと抵抗から成る斯る保護装置にも欠点がある。即ちこの装置は入力信号も減衰し、高速動作において不利を生じるのに加えて、この方法で可能な最大の過電圧減衰によつても５００Å以下の厚さを有するゲート酸化層を保護するには不充分である欠点がある。」（同６頁８～１３行）のである。
本願発明は、これらの欠点を改良することを目的としたものであり、その要旨に示す構成を有し、図面第３図にその構成を示し、同第４図にその回路を示している。これらに見られるように、本願発明の回路は、前記入力抵抗Ｒsを除去しうることが、その大前提である。
(2) 引用例（甲第３号証の１）には、ＭＩＳ型半導体集積回路の保護回路が示されており、その図面第１図、第２図には原理が示されているが、構造図である第３図及びその等価回路図である第４図が、引用例考案を示すものと解すべきである。
この第４図と、第２従来技術を示す上記第１Ｂ図とを対比すると、前者の入力端子ＴIN、保護作用をするトランジスタＱ’、保護されるべきＭＩＳ Ｑ”、出力端子ＴOUTが、それぞれ、後者の入力端子１、保護作用をするダイオードＤ1、保護されるべきＩＧＦＥＴ Ｍ1、出力端子Ｇに対応する。また、引用例において、ＴINとトランジスタＱ’のコレクタ間に接続されている符号を付していない抵抗は、入力端子と保護作用をするトランジスタＱ'の陽極に対応するコレクタの端子間に接続されているものであるから、これが第２従来技術の入力抵抗Ｒsに該当する。したがって、この入力抵抗は、所望する入力信号目体をも減衰するという第２従来技術の欠点をそのまま有しているものであり、本願発明によって改良の対象となった技術に他ならない。
審決は、この入力抵抗の有無という相違点を看過した。
(3) 被告は、入力抵抗が引用例考案にとって必要不可欠ではないと主張する。
しかし、本願発明のＭＯＳ集積回路のゲート酸化層の厚さは５００Å以下を特徴としているのに対し、被告の援用する「電子材料」１０巻７号（乙第１号証）に記載されたＭＯＳ集積回路の酸化膜の厚さは１０００～２０００Åであり、これは本願発明の対象外の技術である。したがって、その説明図中に入力抵抗が記載されていなくても本願発明の新規性を阻却しない。
特開昭５０－１０９６８２号公報（乙第２号証）記載の発明は、５００Å以下の絶縁膜を持つ半導体デバイスの保護回路であるが、この保護装置はこれにバイアスを加えて導通状態にして動作するもので、本願発明のラテラルトランジスタＴ1のように遮断状態で保護回路とするものとは異なる。
特開昭５０－１３７６８６号公報（乙第３号証）記載の発明では、絶縁酸化層の膜厚を全く規定していないから、本願発明とは対比できない。
したがって、被告の上記主張は失当である。
第４ 被告の主張の要点
審決の認定判断は正当であり、原告主張の審決取消事由は理由がない。
１ 本願発明の要旨に入力抵抗が示されていないことは、原告主張のとおりである。
原告は、引用例の図面第３図、第４図に依拠して、引用例考案には入力抵抗が必須であると主張する。
しかし、引用例の実用新案登録請求の範囲の記載（甲第３号証の１明細書１頁５～１３行）と「第３図は本考案一実施例を構造的に表わした説明図である。」（同５頁６～７行）との記載を併せ考察すると、引用例考案は、引用例の図面第１図と、その特性図である第２図に示すとおりのものであって、第３図、第４図に示されたものは一実施例にすぎないことが明らかである。第３図、第４図に用いられている入力抵抗25は、必要に応じて付加されたものにすぎず、引用例発明にとって必要不可欠なものではない。
２ 入力抵抗がラテラルトランジスタ又はダイオードを用いた保護回路にとって必要不可欠なものではなく、必要に応じて付加されるものであることは、本願優先権主張日当時の技術水準に照らし、当然のことであった。
例えば、「電子材料」１０巻７号、１９７１年７月１日発行（乙第１号証）には、ＭＯＳ集積回路に対する保護装置として、<１>保護ダイオードを用いたもの（同号証１１２～１１５頁図１(a)）、<２>拡散抵抗を用いたもの（同図(b)）、<３>ＭＯＳトランジスタのドレイン拡散層の表面降伏特性を利用したもの（同図(c)）、<４>フィールド閾値を利用したもの（同図(d)）、<５>ソース・ドレイン間のパンチスルーを利用したもの（図５）が、それぞれ示されている。特に、<１>のものは、他のゲート保護装置と併用されることが記載されており、その具体例が示されている（図６）。これらのうち、<３>、<４>及び<５>の保護装置には、入力抵抗は記載されていないことから明らかであるように、保護装置において、入力抵抗は必須なものではない。
特開昭５０－１０９６８２号公報（乙第２号証）には、ゲート酸化膜の厚さが１００～１０００ÅであるＭＩＳ－ＦＥＴ集積回路（同号証９欄１４～１６行）において、保護抵抗として大きな抵抗値のものを用いると、サージ雑音電流は低減するが、同時に、これが集積回路の実際動作時に入力信号電流をも低減することになると記載されている（同３欄１１～１４行）。同公報記載の発明は、本願発明と保護装置の構造及び動作原理が異なるものではあるが、「ゲート絶縁膜の保護効果を高めるとともに、実際の動作時の特性の低下を損なわない新規な保護回路を提供すること」を目的とする（同４欄１５～１７行）発明であって、その実施例（第５図）には、入力端子とゲート酸化膜の間に入力抵抗を使用しない回路が示されている。
また、特開昭５０－１３７６８６号公報（乙第３号証）には、絶縁ゲート型半導体装置の保護装置において、従来は入力端子を半導体装置内に導入する途中に高抵抗を直列に接続していたが、この方法は入力インピーダンスの増大を伴い回路上は好ましくない（同号証２欄１４～３欄５行）として、入力抵抗を使用しない保護装置が示されている。同公報の発明も、本願発明と保護装置の構造及び動作原理が異なるものではあるが、「絶縁ゲート型半導体装置に対し、何らの悪影響も与えない効果的な保護回路が得られる」（同７欄１５～１７行）ものである。
このように、ＭＯＳ集積回路の入力保護回路において、「集積回路の動作を劣化することなく異常信号を減衰させる」という技術的課題は周知であり、入力抵抗を使用するかしないかは、入力抵抗保護装置の重点を保護の確実性におくか、入力信号の低減防止におくかによって、当業者が任意に選択しうる設計的事項であるということができる。
３ 以上のとおりであるから、引用例考案が第２従来技術と同一であることを前提に、審決が引用例考案と本願発明における入力抵抗の有無という相違点を看過したとする原告の主張は理由がない。
第５ 証拠
本件記録中の書証目録を引用する（書証の成立については、いずれも当事者間に争いがない。）。
第６ 当裁判所の判断
１ 引用例考案が入力抵抗を必須のものとするかどうかについて、検討する。
引用例考案が、審決認定のとおり、その実用新案登録請求の範囲に記載された「接地された一導電型半導体基板１に形成され、且つ周囲に該半導体基板１と同導電型の高不純物濃度チャネル・カット領域24が形成された二つの反対導電型領域２、３の一方の領域をコレクタ、他方をエミッタ、前記半導体基板１をベースとして横方向トランジスタＱ′を構成し、前記コレクタは保護すべきＭＩＳ型半導体素子Ｑ″の入力回路に、またエミッタは接地にそれぞれ接続してなることを特徴とするＭＩＳ型半導体集積回路の保護回路。」に係る考案であることは当事者間に争いがない。
そして、甲第３号証の１によれば、引用例の考案の詳細な説明の項には、次の記載があることが認められる。
「本考案は、製作容易であって、しかも、異常な高電圧の電荷を急速に吸収できるようにすることを目的と・・・する。
一般に、ＭＩＳ型半導体集積回路に於いては、そのフィールド部分に寄生的なＭＩＳ型半導体素子が形成されることが多い。
第１図はその例であって、・・・このような構造が形成された場合、ｐ型半導体基板１をベース領域にすると、ｎ型領域２をコレクタ領域、ｎ型領域３をエミッタ領域とするｎｐｎ型ラテラル・トランジスタとして動作させることが可能である。第１図でＥはエミッタ、Ｂはベース、Ｃはコレクタ、γbはベース抵抗を示している。
前記の如きトランジスタを回路的に表わすと第２図(a)のＱとして表わされる。・・・トランジスタＱのＶC－ＩC特性、即ち耐圧特性は第２図(b)の如くである。・・
さて、第２図(b)に見られる特性は、前記のような保護回路に於ける保護素子の特性として極めて好ましいものであり、高電圧の電荷を急速にバイ・パスすることができる。
第３図は本考案一実施例を構造的に表わした説明図である。・・・第４図は第３図を等価的に表わした回路に所要の実験回路を付加した回路図であり、第３図に関して説明した部分と同部分を同記号で示してある。・・・
第５図には入力端子ＴINに於ける電圧ｖ1の時間に対する変化及び出力端子ＴOUTに於ける電圧ｖ2の時間に対する変化が表わされている。電圧ｖ1及びｖ2の推移から明らかな如く、保護用トランジスタＱ′の作用は極めて有効であり、電圧ｖ1は急速に低下し、また、電圧ｖ2は略一定値に保たれているので、ＭＩＳ型半導体素子Ｑ”が破壊されることは無い。
以上の説明で判るように、本考案に依れば、ＭＩＳ型半導体装置のフィールド部分に形成されたＭＩＳ構造を使用し、半導体基板をベース領域に、ソース領域或いはドレイン領域のいずれか一方をコレクタ領域、他方をエミッタ領域にするラテラル型トランジスタを構成し、そのＶCEOに於けるＩcの急速な立上りを利用してＭＩＳ型半導体集積回路に加わる異常に高い電圧の電荷をバイ・パスさせるようにしているので、その異常電圧の吸収は急速確実である。また、前記保護用のラテラル型トランジスタの形成は、前記の如く自然発生的に形成されたものを利用しても良いし、また、そのようにして一部形成されたものに必要部分を附加的に形成してトランジスタを構成しても良く、いずれにせよ、その作製は容易であり、トランジスタの動作点を定めるＶCERはチャネル・カット領域の拡散を制御することに依り適宜に設定することができる。」（同３頁１行～７頁１２行）
そして、これに続く図面の簡単な説明の項には、次のとおりに記載されている。
「第１図は本考案の原理を説明する半導体集積回路の要部説明図、第２図(a)は第１図を等価的に示した回路図、第２図(b)は(a)に於けるトランジスタＱの耐圧特性を示す線図、第３図は本考案一実施例の要部構造を示す説明図、第４図は第３図を等価的に示した回路図、第５図は保護効果を説明するための電圧波形図をそれぞれ表わす。」
（同７頁１４～２０行）
以上の記載によると、引用例考案は、保護すべきＭＩＳ型半導体集積回路のフィールド部分に寄生的に形成されることが多いＭＩＳ型半導体素子は、ｐ型半導体基板１をベース領域とすると、ｎ型領域２をコレクタ領域、ｎ型領域３をエミッタ領域とするｎｐｎ型ラテラル・トランジスタとして動作させることが可能であり、そのＶC－ＩC特性、すなわち耐圧特性が、保護回路における保護素子の特性として極めて好ましいものであり、高電圧の電荷を急速にバイ・パスすることができることに着目し、上記実用新案登録請求の範囲に記載されたとおり、特有の構成の横方向トランジスタを、特有の接続方法で構成した点に特徴があるものであって、入力抵抗は引用例考案の必須の構成ではなく、その一実施例の構成に示されているにすぎないことが明らかである。
２ そうすると、本願発明と引用例考案とは、入力抵抗を設定していない点で共通し、両者の間にはこの点において相違はなく、この点を相違点として認定しなかった審決に、原告主張の誤りはない。
なお、乙第１～第３号証により認められる被告が援用する各刊行物の記載によれば、被告主張のとおり、入力抵抗は、ラテラルトランジスタ又はダイオードを用いた保護回路において、保護装置の重点を保護の確実性に置くか、入力信号の低減防止に置くかという保護目的の必要性の程度によって、適宜設計により設定できるものであり、このことは、本願優先権主張日当時、周知の技術であったと認められる。したがって、仮に、原告主張のように、引用例考案における入力抵抗が必須の構成として開示されているとしても、入力信号の低減防止に重点を置いて、入力抵抗を設けない構成とすることは、周知技術に基づいて、当業者が容易に推考できる程度のことと認められ、この点からしても、本願発明は、引用例考案及び上記周知技術に基づいて当業者が容易に発明をすることができたものと認められる。
４ 以上のとおり、原告主張の審決取消事由は理由がなく、その他審決にはこれを取り消すべき瑕疵は見当たらない。
よって、原告の本訴請求を棄却することとし、訴訟費用の負担、上告のための附加期間の付与につき、それぞれ行政事件訴訟法７条、民事訴訟法８９条、同法１５８条２項を適用して、主文のとおり判決する。
（裁判長裁判官 牧野利秋 裁判官 山下和明 裁判官 木本洋子）
平成 １年審判第１２７３８号
審決
イタリー国２００４１ ミラノ アグラーテ ブリアンッア ビアシー オリベッチ２
請求人 エス・ジー・エスーアテス・コンポネンチ・エレットロニシ・ソシエタ・ペル・アチオニ
東京都千代田区霞が関３－２－４ 霞山ビル７階
代理人弁理士 杉村暁秀
東京都千代田区霞が関３－２－４ 霞山ビル７階
代理人弁理士 杉村興作
昭和５６年 特許願 第１８３９３３号「ＭＯＳ集積回路」拒絶査定に対する審判事件（昭和５７ 年７月１２日出願公開、特開昭５７－１１２０７６）について、次のとおり審決する。
結論
本件審判の請求は、成り立たない。
理由
本願は、昭和５６年１１月１８日（優先権主張１９８０年１１月１９日、イタリア）の出願であって、その発明の要旨は、願書に添付された明細書と図面の記載からみて、特許請求の範囲に記載されたとおりの、
「第１信号入力端子と、アース接続用の第２端子と、電源接続用の第３端子と、５００Å以下の厚さのゲート絶縁酸化層を有する少なくとも一個のＩＧＦＥＴトランジスタを備え、更に前記ＩＧＦＥＴトランジスタのソース及びドレイン領域と同一導電型で同一不純物濃度のエミッタ及びコレクタを有しエミッタ領域は前記アース端子に、コレクタ領域は前記入力端子と前記ＩＧＦＥＴトランジスタのゲート電極に接続したラテラルバイポーラトランジスタ（Ｔ1）からなる入力過電圧保護装置を備える低電圧高集積密度のＭＯＳ集積回路において、前記保護装置のラテラルトランジスタ（Ｔ1）のベース領域の不純物濃度は当該集積回路の他の領域の不純物濃度より遙かに高くし、前記ベース領域の寸法及び不純物濃度は当該ラテラルトランジスタ（Ｔ1）のブレークダウン電圧及び負性抵抗現象の生起電圧（ＬＶCEO）が前記ゲート絶縁酸化層のブレークダウン電圧及び当該集積回路内に含まれるバイポーラ接合のブレークダウン電圧より低い値に維持されると供に当該ラテラルトランジスタのサスティング電圧が当該集積回路の電源電圧より高い値に維持されるよう定めたことを特微とするＭＯＳ集積回路。」
にあるものと認める。
これに対して、原査定の拒絶理由に引用された実願昭５０－９１７９５号（実開昭５２－６４７０号）の願書に添付した明細書及び図面の内容を撮影したマイクロフイルム（昭和５２年１月１８日特許庁発行）（以下、引用例という）には、「接地された一導電型半導体基板に形成され、かつ周囲に該半導体基板と同導電型の高不純物濃度チャンネル・カット領域が形成された二つの反対導電型領域の一方の領域をコレクタ、他方をエミッタ、前記半導体基板をベースとして横方向トランジスタを構成し、前記コレクタは保護すべきＭＩＳ型半導体素子の入力回路に、またエミッタは接地にそれぞれ接続してなるＭＩＳ型半導体集積回路の保護回路。」が記載されており、また第３図及び第４図とそれに関連する説明において「ＴINは入力端子、ＴOUTは出力端子をそれぞれ示す。」と記載されている。さらに、上記引用例には、上記横方向トランジスタについて、そのＶC－ＩC特性、即ち耐圧特性が第２図(b)に開示されており、第２図(b)の説明として「ＶCEOはベースを開放し場合のコレクタ・エミッタ間耐圧であって、これは素子の寸法及び半導体基板の不純物濃度によって定まるものであり、また、ＶCERはベースに何等かの抵抗が挿入されかつ所定電位レベルの固定されている場合のコレクタ・エミッタ間耐圧であって、これはチャンネル・カット領域の不純物拡散を制御することにより任意に制御することができる。例えば、チャンネル・カット領域の不純物濃度を高くすると、ＶCERはＶCEOに近づくことになる。」と記載されている。
そこで、本願発明と引用例に記載されている発明とを比較すると、両者は、第１信号入力端子と、アース接続用の第２端子と、電源接続用の第３端子と、ゲート絶縁酸化層を有する少なくとも一個のIGFETトランジスタを備え、更に前記IGFETトランジスタのソース及びドレイン領域と同一導電型で同一不純物濃度のエミッタ及びコレクタを有しエミッタ領域は前記アース端子に、コレクタ領域は前記入力端子と前記IGFETトランジスタのゲート電極に接続したラテラルバイポーラトランジスタ（Ｔ1）からなる入力過電圧保護装置を備える低電圧高集積密度のＭＯＳ集積回路あるという点では軌を一つにしているが、本願発明は、下記の各点において上記引用例の発明と一応相違している。
(1) 本願発明は、ゲート絶縁酸化層の厚さを５００Å以下と限定しているのに対して、引用例には、ゲート絶縁膜の厚さについて何も記載されていない（第１相違点）。
(2) 本願発明は、保護装置のラテラルトランジスタ（Ｔ1）のベース領域の不純物濃度は集積回路の他の領域の不純物濃度より遙かに高くし、前記ベース領域の寸法及び不純物濃度は当該ラテラルトランジスタ（Ｔ1）のブレークダウン電圧及び負性抵抗現象の生起電圧（ＬＶCEO）がゲート絶縁酸化層のブレークダウン電圧及び当該集積回路内に含まれるバイポーラ接合のブレークダウン電圧より低い値に維持されると供に当該ラテラルトランジスタのサスティング電圧が当該集積回路の電源電圧より高い値に維持されるよう定めているのに対して、引用例にはこのようなことが記載されていない（第２相違点）。
よって、上記相違点について以下検討する。
第１相違点について
絶縁ゲート型電界効果トランジスタ(IGFET)において、ゲート酸化膜の厚さをどの程度にするかは、IGFETの特性あるいは製造方法などによって決められる当業者の設計的事項であり、ゲート酸化膜の厚さを５００Å程度またはそれ以下とすることは、本願の優先権主張日前より周知（例えば、特開昭５０－６６１８１号公報、特開昭５２－９９７９１号公報参照、以下「周知技術」という）であるから、IGFETにおいてゲート絶縁酸化層の厚さを５００Å以下と限定する点に新規性はなく、当業者が必要に応じて採用しうる値といわざるを得ない。
第２相違点について
引用例には、保護素子として機能する横方向トランジスタについて、第２図(b)の説明として「ＶCEOはベースを開放し場合のコレクタ・エミッタ間耐圧であって、これは素子の寸法及び半導体基板の不純物濃度によって定まるものであり、また、ＶCEOはベースに何等かの抵抗が挿入されかつ所定電位レベルの固定されている場合のコレクタ・エミッタ間耐圧であって、これはチャンネル・カット領域の不純物拡散を制御することにより任意に制御することができる。例えば、チャンネル・カット領域の不純物濃度を高くすると、ＶCERはＶCEOに近づくことになる。」と記載されている。
そして、上記引用例の記載によると横方向トランジスタの耐圧特性は、半導体基板の不純物濃度およびチャンネルカット領域の不純物濃度により決まることが示されており、また半導体技術では、不純物濃度を高くするとＰＮ接合の耐圧が低くなることが、技術常識となって夢り、かつ引用例におけるエミッタ・コレクタ間のチャンネル・カット領域が、本願発明の高不純物濃度ベース領域に対応しているから、保護装置のラテラルトランジスタのベース領域の不純物濃度を集積回路の他の領域の不純物濃度より遙かに高くすることは、保護すべきIGFETのゲート絶縁酸化層の耐圧と上記ラテラルトランジスタの耐圧特性との関係を前記ラテラルトランジスタが保護素子として機能するように考慮することにより、格別な創意工夫を要することなく当業者が容易に想到しうることである。
そして、ラテラルトランジスタのベース領域の寸法みよび不純物濃度は、その耐圧特性を考慮して決定すべき当業者の設計的事項であるから、前記ベース領域および不純物濃度をラテラルトランジスタのプレークグウン電圧及び負性抵抗現象の生起電圧がゲート絶縁酸化層のブレークダウン電圧及び集積回路内に含まれるバイポーラ接合のブレークダウン電圧より低い値に維持するように決定することは、保護装置の原理から当然のことであって、引用例においても横方向トランジスタが保護素子として機能している場合には当然満足している条件である。
次に、トランジスタのサスティング電圧について検討すると、サスティング電圧はコレクタ電流ＩCとコレクタ・エミッタ間電圧との関係においてコレクタ電流が急激に流れコレクタ・エミッタ間電圧が一定に維持される電圧ＶCEO(SUS)として定義されている（例えば、半導体ハンドブック編纂委員会編 半導体ハンドブック 第２版 オーム社 昭和５２年１１月３０日に発行 第９０６頁図１２・４１参照）。
そこで、上記図１２・４１と引用例の第２図(b)とを対比すると、図１２・４１のＶCEO(SUS)と第２図(b)のＶCEOとが対応しており、引用例の第２図(b)のＶCEOをサスティング電圧ということができる。
そして、本願発明において、ラテラルトランジスタのサスティング電圧を集積回路の電源電圧より高い値に維持するように定めているのは、電源電圧では保護装置が働かないことを意味しているものであって、これは保護装置として当然の条件であり、引用例における横方向トランジスタにおいても当然満足している条件である。
以上検討したように、本願発明のラテラルトランジスタに付けられている諸々の条件は、ラテラルトランジスタを保護素子として動作させる為の設計的事項ないしは当然の条件を羅列したものにすぎなく、これらの点に当業者の格別な発明力を要したということはできない。
したがって、本願発明は、上記引用例に記載された発明及び上記周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
よって、結論のとおり審決する。
平成２年５月７日
審判長 特許庁審判官 （略）
特許庁審判官 （略）
特許庁審判官 （略）
請求人 被請求人 のため出訴期間として90日を附加する。